本帖最后由 wbxms 于 2014-1-12 08:52 编辑
浮地逻辑
参见第9-13页上显示的原理图,浮地的通用逻辑控制整个仪器的操作。所有的测量控制和总线命令解释由主CPU U500执行。前面板和接地参考处理器协从主CPU U500运行。浮动地逻辑是由主CPU U500,定制门阵列U501,程序ROM U502,U503的RAM,校准EERAM U505,以及12 MHz时钟振荡器U405组成。上电复位是由电压调节器U553提供给主CPU。主CPU U500,是包含这种接收和发送串口,定时器/计数器接口,一个8位的脉宽调制DAC端口和可选输入A-D转换器端口的10位逐次逼近型功能16位微控制器。常规的地址/数据总线用于传送CPU与外部ROM和RAM之间的数据。当地址锁存启用(ALE)信号变为高电平时,地址数据存在的地址/数据总线上。定制门阵列U501锁存地址数据和解码正确的芯片使能(低电平有效)外部ROM和RAM的访问和读/写访问U501的内部寄存器。系统内存映射如下所示。 0000H-1FF7H
| | 1FF8H-1FFFH
| | 2000H-FFFFh
| |
程序ROM U502配备四个64K×8的逻辑储存库数据。逻辑储存库通过从控制A16和A17 ROM地址位直接选择CPU端口位。 定制门阵列U501执行地址锁存和存储器映射解码功能,如上所述。另外,U501包含各种内部读/写寄存器。当U501被寻址时,读或写信号将数据传输入或输出。(The read (XRD) and write (XWR) signals transfer data out of and in to U501 when it is addressed. )有四个内部寄存器在U501:一个内部配置寄存器,一个8位计数器寄存器,一个串行发送/接收寄存器,以及一个内部状态寄存器。 计数器寄存器是用来捕获要么ADC斜率计数在COMP输入,要么频率计数在FREQIN输入。COMP输入功能既是一个时钟比较器也是ADC的斜率计数器输入。在这两种情况下,计数器寄存器捕捉24位计数器的较低8位。计数的较高16位由SYNC输入到U500捕捉。串行寄存器是用来从主CPU发送和接收串行数据字节到40位(5×8比特)。测量配置寄存器由U309,U311,U150,和U101组成,与前面板处理器进行通信。串行寄存器复用这两个电路。传输速率被选择为1.5兆比特/秒的(测量配置寄存器)和93.75 k位/秒(与前面板处理器通信)。 一般的串行接口是一个3比特的接口,如下所示。 U501信号
| | | 串行时钟
| | | 数据出(发送)
| | | 数据入(收到)
| | |
串行数据同时接收串行数据的同步输出。测量配置回读数据(SERRBK)只在自测试操作过程中检查。每当一个数据字节被从U501发送时,前面板的数据双向交换交换。该测量配置寄存器数据由U500的信号SERSTB选通到输出。从前面板的中断由U501检测信号并且通过CHINT通知给处理器。The processor line FPINT signals the front panel processor that U501 has data to send. 门阵列(U501)内部状态寄存器报告一个串行端口忙位和4位的时间内插数据。时间插值数据是在ADC转换和频率测量时用于扩展处理器U500的时间计数分辨率。 万用表的校准校正数据存储在一个128 x 16位非易失性电可擦除RAM,EERAM U505。该EERAM读/写数据是由U500控制的一个4位串行协议进行访问。主处理器具有一个片内10位逐次逼近型ADC有两个可选的输入:FLASH和FREQRNG。FLASH输入用于主集成U402的ADC输出的残余电荷的采样。FREQRNG输入用于使电压范围决定并发与频率或周期的测量。 主CPU的脉宽调制的DAC通过 R507和C512滤波23 kHz后输出0到5V直流电平。这一级是用来调整在U101中的预充电放大器的偏移电压。端口位也被配置成检测前/后输入开关位置(FXR0)和测量输入电源线频率(LSENSE)。从55赫兹到66赫兹的频率测量为60赫兹。所有其他的输入频率被假定为50赫兹。 主CPU通过光隔离(U506和U704)异步串行连接与接地参考处理器U700通信。数据以187.5 k比特/秒的速率发送一个11位的帧。当选择RS-232接口时,数据通过隔离链接按93.75千位/秒的速度发送。 11位数据帧被配置为一个起始位,8个数据位,一个控制位,和一个停止位。
待编辑。。 |