如图电路,仿真时,不管接入的是R4(10K)还是R5(0.8K)
输出电压都不变,然而实际电路就始终有约12ppm的变小此电路是用来7V-->10V,想输出能够带>12mA的负载
图中使用OP177EZ,使用OP27EZ仿真结果一样,实际电路使用的是OP27E 可能是仿真与实际有差别，实际器件参数众多，仿真做不了那么细吧。
并2个N管输出电流还能大。另外R6是不是一定要用呢？
回 2楼(tianda_spl) 的帖子
R6在实际电路中试过不用,表现一样,此电路在运放的选择上有什么要求吗?始终是没负载能力,谢谢 哇，电脑里也有一部34401 不是的，不是那样的，仿真没有问题我的 LTZ 7 to 10 是这样的：
仿真基本模型如下：
空载
带载：
模拟实际的情况，因为导线的电阻不为零，仿真中的导线电阻是 0，实际的导线，假设即使只有 0.01 欧姆电阻影响会有这么大：
回 4楼(diyzj) 的帖子
multisim仿真软件自己带的 补充、下图模拟了采用 4 线开尔文接法时，负载上的电压，结果很完美：结论：
1、用 Multisim 仿真时，电源没有内置，导线也是没有电阻的。如果是对真实情况进行仿真，需要模拟导线的电阻和电源的内阻，甚至模拟电源的纹波。
2、参考点（GROUND）的位置以及地线布局很重要
3、电压基准 V1 的参考点和电路参考点不能连接在一起，否则会极大劣化负载调整系数。因此，必须用两个独立的电源对 LTZ 和 7 to 10 电路进行供电才能得到完美的负载调整率。但这样会不会带来其它问题就不好通过仿真模拟了。
再补充、Source&Sink 仿真
Source
Sink
回 7楼(lilith) 的帖子
十分感谢,周一再好好试试看 不要把简单的问题复杂化，这种电路根本不需要仿真。1.最可能的因素是输出电阻（99%是这个问题）
测试点一端放放在负载引脚根部，另一端放在反馈电阻引脚根部，如果两者之间的电压等于或者接近你前面提到的负载调整率，那么问题最简单，就是输出电阻引起。1毫欧通过1毫安的电流，会有1微伏的压降。更何况十几毫安。
2.运放带宽、增益、调整管增益、静态工作点（其实几乎没可能是这个问题）
如果测试反馈电阻与参考地之间的电压有变化（空载与额定负载切换时），那才有可能是这方面的问题。这说起来话就长了。
关于参考地这方面绝不是引起12ppm负载调整率的主要因素，电路保证单点接地就可以了，也没办法对地进行隔离，难道用光耦？那不知道漂哪去了。
想完全消除负载调整率也不是没有办法，麻烦而己。可以在输出线上串检流器加比例放大做输出电阻补偿。这话就扯远了。 引用第9楼飞行器于2010-12-1019:58发表的:
关于参考地这方面绝不是引起12ppm负载调整率的主要因素，电路保证单点接地就可以了
7V 基准和 7 to 10 电路的参考共地的仿真如下，有 -15ppm 影响
每一个参考地都存在电位差，楼上好像忽略了7V的参考地上同样串着电阻呢，每一个器件上都有寄生电阻，寄生电容，还有电感，怎么算？没有绝对的地，同样也没有绝对的等电位存在。我们讨论的是一个相对的平衡电位。所有环路上串联的等效电阻相对是恒定的，当然也有温度系数，但对这种电路，等效串连电阻的温漂可以忽略。而负载调整率是个动态的概念，两者不沾边。 7V的参考地上同样串着电阻？ 你认为在PCB上哪个地方没有等效串连电阻呢？每个引脚都是电阻，你怎么算？ 你愿意的话可以在仿真的时候全部接进去
至于具体到这个问题就是，你认为 7V 的参考点是接到电路的参考地，如下图 B，还是接到 R2 和 Rs_Line 连接点上，如下图 A；或者这两种接法没有差异？
讨论这个问题意义不大，不要说PCB上走线，就是每一个器件管脚上的寄生RCL都算不清楚，如果一定要把所有等效、寄生参数全算清楚，估计我们要盖百层楼了。再说为这个纠结下去好像有点跑题了。我们还是说说实际问题吧，楼主的负载调整率是怎么产生的，如何消除。
我认为是反馈点到负载这段连接介质的电阻，也就是输出电阻造成的。如果把负载尽可能的接到反馈点上，这个问题可以有效缓解，甚至察觉不到。
你也可以说说你的观点，最后让楼主做做实验证实一下，这样大家都学到了东西。 我的观点前面说得很清楚了，输出电阻和接地，两个都有可能，为此我模拟了两种情况。
另外如果“讨论这个问题意义不大”你如何解释上面两种接法，仿真的时候负载调整率不同？ 被你搞涂了 看不明白你的图，也不明白你的意思。为什么要Q1又要Q2？R7是负载对吧？ 我不明白我的图有哪里看不明白了？
R_Load 是负载
R_Line 是输出导线的电阻
Rs_Line 是反馈导线的电阻
Q2、R7 的作用是 Sinking，使电路能工作于第四象限（电压正、电流负）
V1 是 LTZ1000ACH 的整体，你可以把它接到电路参考地，也可以把它接到 R2 和 Rs_Line_2 的连结点上，我问的是这两种接法有何区别？
以你5楼最后一张图来做说明吧。你画得很清楚，很能说明问题（别的图我没看清为什么搞那么复杂）
R_Load是1K负载对吧？R_Line_1就是等效输出电阻，也是这个典型电路中唯一造成负载调整率的症结。不管你后面怎么接，负载调整率始终等于R1至R_Load（1K负载）这段连接的等效电阻乘以10mA。 引用第20楼飞行器于2010-12-1117:33发表的:
以你5楼最后一张图来做说明吧。你画得很清楚，很能说明问题（别的图我没看清为什么搞那么复杂）
R_Load是1K负载对吧？R_Line_1就是等效输出电阻，也是这个典型电路中唯一造成负载调整率的症结。不管你后面怎么接，负载调整率始终等于R1至R_Load（1K负载）这段连接的等效电阻乘以10mA。 images/back.gif
等于吗？
示例 2：Load Regulation 小于 1ppm per 10mA：
我确实没把图看清楚。
上面的假设有两个错误，首先，实际PCB上所有参考地都是从R_Line_2接到电源，没有任何可能0欧到电源。其次R_Line_2通常比其他R_Line至少大一个数量级。 RS_Line_1也不可能接在R_Line_1之后，而是直接接射极 你要多大就多大，1 欧都可以
7V参考地的R_Line位置不明确，要看实际PCB的情况而定 引用第24楼飞行器于2010-12-1118:03发表的:
RS_Line_1也不可能接在R_Line_1之后，而是直接接射极 images/back.gif
为什么不可能，我不就是这样接了吗。。。仿真结果不也就是出来了吗。。。 R_Line_1是输出电阻，这个电阻的主体通常不会在基准PCB上，而是驱动负载的连接线，或是测试线。脱离实际的仿真没有任何意义。
我之所以没有注意到你7V参考地上是0欧，是因为我压根没想过你有这么“理想”的接法。实际PCB布线上，只要全部参考地一点接地，负载接近反馈电阻，你怎么仿都是那样。 你上面不是己经仿出来10mA输出负载调整率小于1ppm吗？你不妨按你的电路做做实验，外接一个1K负载（不是接在基准PCB上，是外接，用最好的线接长度就万用表笔的1/2吧）负载上接个开关，控制空载满载，如果照你的电路能成功。我出1万块买。
页:
[1]
2