agrimony 发表于 2011-12-8 09:00:05

PCB上等势线屏蔽相关咨询

各位高精度设计老大，请问PCB上等势线屏蔽（记得好像是这个名字，不知道有没有错，是减少漏电流的）的原理是什么？怎么做？

lylmy 发表于 2011-12-8 09:47:39

屏蔽环，接地的

agrimony 发表于 2011-12-8 10:07:11

信号与屏蔽环之间不是也有漏电流吗？

lymex 发表于 2011-12-8 10:31:32

漏电流=电位差/漏电阻。
在漏电阻一定的情况下，要想减少漏电流，就要减少电位差。
等电位屏蔽，理想情况下就是电位差=0，所以才叫等电位，因此漏电流=0。
信号与屏蔽环之间，就是要做到电位差为零，才叫等电位屏蔽。
做法上，一般是用跟随器，从电压上跟随信号，电流上加以放大，然后加到屏蔽环上，保持一致。

agrimony 发表于 2011-12-8 10:40:47

谢谢老大的解惑！
通过学习，我个人理解为：如果输入为差分信号，则需要两个环将两个信号都屏蔽，然后分别用跟随器跟随两个差分信号，跟随输出到屏蔽环上，如果这样处理，那相邻的层这个地方就不能铺地了。不知道对与不对？

pipelie 发表于 2011-12-8 10:51:38

等电位保护环主要是解决PCB漏电的问题，差分信号相邻层铺地是为了更好的控制差分线的阻抗，提供参考平面。

qwx259 发表于 2011-12-8 11:20:22

cuison 发表于 2011-12-8 13:14:37

也想学习，但看几位的解释想不通，有具体例子和做法吗？

agrimony 发表于 2011-12-8 17:45:54


我的理解是这样的

qwx259 发表于 2011-12-9 13:59:33

过来看看 。。。。。

cuison 发表于 2011-12-9 16:39:40

https://bbs.38hot.net/read.php?tid=13408
参考

agrimony 发表于 2011-12-15 15:01:37

这么好的文章，我居然没有看到，感谢cuison ！非常谢谢
页: [1]
查看完整版本: PCB上等势线屏蔽相关咨询