由 SWR200 想到可否用 ACG 稳幅的文氏振荡做 AC 基准呢
SWR200 的指标是 7Vrms，0.5%，20ppm/摄氏度，0.1% Thd.，看结构应该就是ACG 稳幅的文氏振荡器。不过这个芯片好像很不好找，能不能自己用经典文氏振荡做出来作为不是很高精度的交流基准呢？仿真了一个如下，失真比较大...：
JFET可变电阻区失真比较大，可以考虑将DS信号50%反馈到GS去，可以降低失真。另外，JFET可变电阻部分最好与另一电阻并连，降低其对增益的影响（减小增益调节范围），能显著降低失真 看来研究交流基准的人很少，我原来打算用计数器+DAC+可变电压基准制作工频的校准可变基准，目前没时间做，黄了 引用第1楼youngliu于2010-09-0511:13发表的:
JFET可变电阻区失真比较大，可以考虑将DS信号50%反馈到GS去，可以降低失真。另外，JFET可变电阻部分最好与另一电阻并连，降低其对增益的影响（减小增益调节范围），能显著降低失真 images/back.gif
捣鼓了一下，没什么效果。从课本的原理上说增大 R5 很有效，但增大 R5 又使得电路难以起振，真是不知道人家怎么做到 0.1% 的；有趣的是在网上找到一个美信的论文，就是通过数字手段增大 R5 到电路刚好起振以获得失真最小的正，不过论文没有提到能做到什么程度。
引用第3楼atl0402于2010-09-0615:34发表的:
看来研究交流基准的人很少，我原来打算用计数器+DAC+可变电压基准制作工频的校准可变基准，目前没时间做，黄了 images/back.gif
想了一下，常见的方法应该就是
1、稳幅的振荡器，比如我设想那个 ACG 稳幅的文氏振荡，商品基准 IC 也是这样做，频率难以调节是肯定的，其它优缺点我也想不出来。有人说低频振荡做到 0.001% 失真都很容易，还真不知道人家怎么做阿。
2、DDS，频率调节容易，相位准确，但振幅怎么稳我没想出来。而且 DDS 出来的正弦波失真度怎么样？有人说 0.1% 很容易做到的。
3、DAC，滤波估计是个问题，同样有人说 0.1% Thd. 不是问题啦，但要做高频恐怕不容易，精密 DAC 的速度好像不是很快，高速 DAC 似乎性能又不是很好。我尝试用 M8 操作 MAX541，发现虽然手册上 MAX541 的速度不是很慢，但单片机写它的速度上不去呀... 引用第4楼lilith于2010-09-06 16:41发表的 :
捣鼓了一下，没什么效果。从课本的原理上说增大 R5 很有效，但增大 R5 又使得电路难以起振，真是不知道人家怎么做到 0.1% 的；有趣的是在网上找到一个美信的论文，就是通过数字手段增大 R5 到电路刚好起振以获得失真最小的正，不过论文没有提到能做到什么程度。
....... https://bbs.38hot.net/images/back.gif
试试这个方案，应该有改善：
1.请在R5与JFET支路旁并一个电阻，这个电阻取值为5.6k左右；
2.R5取39k左右；
3.去掉R9、R8，改成R5、D极结点与G极之间接一颗100k电阻，G极到C3之间也接一颗100k电阻。 接法与你首贴中Q4相同
4.将R2减小为10k左右，C3并10k电阻，C3容量增大到0.33uF 综合得到的R5越接近5k（放大倍数3倍）失真越低 我差不多也是那样做的，除了取值上略有不同，以及不采用较大的 C3 和较小的 R2。结果是更糟糕。
话说回来课本上文氏振荡居然用热敏电阻来维持 a=3，实际上应该非常不稳吧 我是说将5.6k接到运放的反相端与地之间，R5变成39k 引用第9楼youngliu于2010-09-0622:21发表的:
我是说将5.6k接到运放的反相端与地之间，R5变成39k
images/back.gif
差不多
看了一下，你的电路还有些问题：
1.U2放大倍数还有3倍，用电压跟随即可
2.J210是用于RF放大的JFET，IDSS大而VP比较小，即跨导大，可变电阻区窄而且线性差，见下图 换用2sk246会比较好
3.R3、R4、C1、C2要匹配好
我以前做过这种1000Hz文氏桥振荡器，R3、R4用16k，C1、C2用0.01uF，失真度能调0.1%以下 器件的细节问题我就没办法了，不熟悉呀 而且仿真软件提供的器件也是有限的 至于四臂的匹配，这个还真不清楚，记得只要相等即可？而且也不记得是否学过哪里有关于文氏电桥的失真的量化分析了
抛开上面的问题，还有一个问题，SWR200 手册中的结构图有一个显著的错误，我琢磨了下应该是这样才对，引入 V1 作为电压参考，尽可能减轻 R7、R8 之外元件对振幅的影响，其结果是失真进一步加大，而且振幅被限制在一个比较小的范围 不知道 SWR200 的限幅是否确实是这样做的，而且那个斩波放大器在干嘛呢？
Q2 FTTUSE2SK30 R1:(R5 + FET ) = 3 : 1 ,FET= 100R 楼上的比例不对，应该是R1：（R5+FET）=2：1
文氏桥本身是一个带通滤波器，没有失真，但Q值不是很高。
文氏桥振荡电路的失真是由于放大器和稳幅环节产生的，若正反馈很强，则输出接近为方波，若放大倍数小于3则不能起振，放大倍数只需要略高于3就能起振，可调节R5（没有FET时），使其既能起振，失真又低，此时振荡幅度可达7Vrms以上。 SWR200电路中主振由A1、A2构成，A3、Q4构成稳幅环节，斩波放大器实质上是一个检波器。
此图确实是有错，在斩波输出电阻与4#pin之间应该是相连的，少打了一个点 其实也就是我的图中二极管 1n4148 的作用了吧，干吗要搞一个斩波器来完成，还是说普通二极管的非线性和死区间增大了失真？我用双运放全波代替二极管，确实显著降低了失真...或者说那个斩波器其实也就是一个运放全波整流（理想二极管）吧？
引用第13楼deall8668于2010-09-0707:47发表的:
Q2 FTTUSE2SK30
images/back.gif
元器件的细节差别还真大，用 2SK30 确实可以做到 0.1%
引入参考电压后增大一些，但也比原来好很多
就你现在的电路，R5增大到4.95k如何？ 引用第19楼youngliu于2010-09-0712:56发表的:
就你现在的电路，R5增大到4.95k如何？ images/back.gif
继续增大 R5 失真反而增大，到 4.8K 就无法起振了；有趣的是，此时在场管处增加反馈却变得有效，难道之前给场管增加反馈会变糟也是元器件本身的细节问题？
另外就是，这样的电路，振幅刚开始由很大的抖动，需要较长的时间才会变得趋于稳定；降低积分电容 C3 的容量可以缩短振幅稳定的时间，但失真也会变大。这似乎也是一个矛盾了
4.8k就无法起振可能是FET的等效电阻大于100多ohm了，使最大增益低于3了。这个振荡器幅度稳定确实是需要比较长时间，这是因为积分电路时间常数需要比较大才能得到比较稳定的直流输出，否则会有明显的寄生调幅。
现在失真已经比较低了，可以尝试略微增大R5，比如4.55k、4.6k、4.65k，直到不能起振 4.5K 左右最好，4.6 都有点差了
最初没有引入参考电压、积分时，电路稳定很快，用虚拟 34401A 测量电压，很快最后一位就只有 2-3 个字跳动，就交流电源来说算是比较稳了吧？
现在稳定的时间太长，虚拟 34401A 用几秒钟都无法稳定下来，最后两位都在跳，仿真 2、3 秒要好几分钟，时间长了电脑的风扇也开始加速... 干脆做一个出来用实际的表测量算了。 也许是用了2SK30A了，FET电阻变化范围到最低了，可以看一下FET D极波形，D极电压在100mV以内比较适当。另外也要看一下G极电压，太接近0不好 D 极电压很低，G 极电压比较大，-610mV 这样；D 极波形在积分电容较大的时候和振荡器输出正弦波基本一致，积分电容较小的时候会变形。
估计这样已经差不多接近 SWR200 了吧 就看实际做一个怎么样了
btw. 元器件的细节方面，由于频率只有 1KHZ，文氏电桥对电容要求似乎也不很高，用普通金属膜电阻，聚酯电容就可以了吧，应该用不着特意使用箔式无感电阻吧
FET, D & G GET 100KR , 我建议再调整一下R5的阻值，R5取4.9k，同时在JFET DS之间并一颗120到150ohm左右的电阻 引用第26楼youngliu于2010-09-0717:30发表的:
我建议再调整一下R5的阻值，R5取4.9k，同时在JFET DS之间并一颗120到150ohm左右的电阻 images/back.gif
这样做仿真 8、9 分钟（5 秒）增幅都还在抖动 目前看来继续调整下臂电阻改善十分有限了。 要看振幅抖动幅度是否在逐渐变小，若没有减小的趋势，或者太过缓慢，可以微调参数，包括AGC滤波分压电阻（要看JFETVGS是否在合理范围内以及是否稳定） O.S.C 失真例要低 要採用多相整流 兩相或三相 出來的直流內含的交流會少給AGC用比較好控制
整個電路也會穩定下來 因此失真會變低 ，緯恩電橋比例為二比一 所以前一篇是我寫錯了，如果你要做基準的話我知道FULKE或很多家都是用峰值減波 他的好處是給他10v DC 出來為10 / 1.414 =7.07 V
页:
[1]
2