analog_kid 发表于 2013-4-13 18:44:35

请问运放输入阻抗这么高，为何还要给它加保护电阻啊？

几十G的输入阻抗，为何高压还需要保护呢？

轩尼诗 发表于 2013-4-13 19:15:59

阻抗高和耐压是两码事，正因为阻抗高，所以很容易被静电击穿。

apexinstruments 发表于 2013-4-13 20:00:32

对，版主讲的很有道理

analog_kid 发表于 2013-4-13 23:07:30

那么假设运放输入端串联100k电阻后，可以承受高压了。那证明100k是和运放内某个电阻串联分压导致电压落入运放可以承受范围内，请问这个电阻叫啥呢？另外如果是这样，那这个电阻一定小于100k，那这个电阻为何没有影响输入阻抗呢?

上好佳 发表于 2013-4-13 23:32:33

多数高阻抗器件应该是并联泄流电阻保护吧，如果是串联100K电阻保护也有它的道理，这时不应该是分压，因为100K相对于几个G的电阻，分压可以忽略不计了，此时应该是限流，如果外界高压从电阻前进来的，就算高阻抗器件击穿，器件上电压降为0，但100K电阻限制了电流的大小。当然如果高压直接碰到管脚，那100K电阻是无用的。有些器件，比如说稳压管、二极管之类的，并非反向导通就一定会损坏，要用足够的能量它才会烧坏的，如果限制电流的能量，拆消电压后管子功能就会恢复，这些都是我个人理解的，也可能不对。

python_k 发表于 2013-4-14 07:04:00

回 analog_kid 的帖子

analog_kid:那么假设运放输入端串联100k电阻后，可以承受高压了。那证明100k是和运放内某个电阻串联分压导致电压落入运放可以承受范围内，请问这个电阻叫啥呢？另外如果是这样，那这个电阻一定小于100k，那这个电阻为何没有影响输入阻抗呢? (2013-04-1323:07) images/back.gif

这个100K的通常说是限流电阻。但是我也和楼主一样，不是太清楚这个机制，因为OP的输入阻抗够大。我感觉反相输入的情况下由于负反馈的作用下减小了输入阻抗才去考虑这个情况。请清楚的朋友指正。

wanwenhao1 发表于 2013-4-14 13:15:25

回 上好佳 的帖子

上好佳:多数高阻抗器件应该是并联泄流电阻保护吧，如果是串联100K电阻保护也有它的道理，这时不应该是分压，因为100K相对于几个G的电阻，分压可以忽略不计了，此时应该是限流，如果外界高压从电阻前进来的，就算高阻抗器件击穿，器件上电压降为0，但100K电阻限制了电流的大小。当然如果高 .. (2013-04-1323:32) images/back.gif

完全正确，支持这个观点！

lllaaa 发表于 2013-4-14 13:29:47

我理解lz的意思就是串联的电阻能限流说明和电阻串联的运放输入对地电阻比这个电阻小。这个输入阻抗和这个电阻什么关系呢。同事告诉我这个和电容类似，充电的时候电流很大，电压高的时候很容易击穿电介质。但是充满后，直流阻抗就很大了

shichen717 发表于 2013-4-14 14:10:41

运放输入端并非任何时候都具有高阻抗。

当运放输入端电压接近或超过电源电压时，输入晶体管直流工作点进入饱和区，并且为输入晶体管提供输入偏流补偿的晶体管（如果有的话）也会进入不正常的直流工作点。此时运放输入端将吸入或扇出电流。但只要吸入或扇出电流不达到10mA（依运放不同有所不同），输入端即可保证不烧毁，详细指标见运放数据手册极限参数。MOS和JFET输入级也有类似推导。

此时串联100k电阻，在10mA最大值的情况下可耐压1000V。

各种运放的输入端保护并不相同，视运放输入端结构而定。

上好佳 发表于 2013-4-14 17:30:26

回 轩尼诗 的帖子

轩尼诗:阻抗高和耐压是两码事，正因为阻抗高，所以很容易被静电击穿。 (2013-04-1319:15) images/back.gif

对头，半导体器件阻抗是非线性的，在没导通前阻抗有可能是很大的，但一旦导通，阻抗可以非常小，这时器件上两端集聚的电荷会爆发性放电，瞬间电流很大，足以烧坏器件。越是阻抗高，少量的电荷越不容易泄放，容易越积越多，积累到一定程度就会爆发性释放，造成器件损坏。

leejianzhao 发表于 2013-4-14 21:30:43

我来给个答案吧
一般运放的输入管脚上会有到VCC和VEE的保护二极管，如果输入电压超过VCC或者VEE，就会导通，钳位到VCC+0.7V或者VEE-0.7V，从而保护芯片
但是这个二极管的通流能力是有限的，例如AD8065是30mA，AD8628是5mA
如果不加限流电阻，电压略微超过限制，这个二极管就会烧毁，限流电阻的计算参考第二张图。




那是不是限流电阻越大越好呢？从保护的角度，是的。但是，有两个问题：1、这个电阻会带来噪声——约翰逊噪声；2、误差
1、如果这个电阻在百K级以下，而你不是做纳伏计，约翰逊噪声不是很大问题，这里不考虑了。有兴趣的自己看链接
2、误差电压=电阻 x 运放的输入偏置电流，因此要看具体情况来选择。例如，我的毫欧计 的电压表输入部分（第三页原理图），使用AD8628，输入偏置电流为30pA，前端使用3个33K电阻做限流，引入误差30p*3*33K=3uV，输入耐压3*33K*5mA=500V
如果偏置电流是固定的，那这个误差电压是可以作为offset校正的，但是偏置电流随共模电压/温度等变化，从下图可以看出
幸好，从这个图也可以看出，在25度下，随共模电压变化，偏置电流变化几个pA，也就是说输入会变化0.x uV，总的来说，对于一个五位半的电压表关系不是太大：）

乐在其中 发表于 2013-4-14 22:52:38

进补来了。

analog_kid 发表于 2013-4-15 08:32:25

假设运放的输入阻抗随着输入电压升高严格不变，总是几十G。这个时候是否还需要加保护电阻呢？

上好佳 发表于 2013-4-15 12:24:00

回 analog_kid 的帖子

analog_kid:假设运放的输入阻抗随着输入电压升高严格不变，总是几十G。这个时候是否还需要加保护电阻呢？ (2013-04-1508:32) https://bbs.38hot.net/images/back.gif

前面已讲得很清楚了，只是你没仔细看，各种高阻抗元件内部结构不一样，保护方法也不一样，不只是运放，就算是场效应三极管，也一样存在保护问题，方法有两个，一是输入级并联大电阻，泄放静电，不让它积累，坏处是多多少少，一定是要减小输入阻抗的，二是输入级串联适当电阻，如果在电阻前碰到高电压，在击穿导通前，后面的管子电阻远大于你串入的电阻，所以，几乎所有的电压都加在管子上了，100K电阻上几乎没有电压，当后面的管子击穿后，阻抗突降，电压降下降，这时所有电压都会落在100K电阻上去了，它上面的电压降除以它本身的电阻就是击穿后的电流，只要这个电流能量足够小，就不会烧坏器件。
页: [1]
查看完整版本: 请问运放输入阻抗这么高，为何还要给它加保护电阻啊？