7转10电路
由于最好的（便宜的）原始基准几乎都是6.6-7.2V（简称7V），而长期以来以10进制为基本计数规则，因此大多数万用表都以10进制为量程进制，又由于半导体电子学的集成耐压能力通常限制于40V左右，因此大多数万用表的最佳量程均为+/-10VDC（20V差模范围），以提供可能的最高输入阻抗（运算放大器差模输入阻抗）。10VDC档使用7V原始基准校准存在2个问题：
1. 无法完成满量程校准，从而无法得到直接的校准结果，计算外推通常不可接受。
2. 7V原始基准几乎没有整毫伏读数，因此可能造成早期校准人员相当疲惫，这对于高精度校准应尽力避免，以防止过高的人员因素影响。
另外，万用表内部也需要10V基准作为ADC的参考电压。
7转10电路必不可少。
常见的7转10电路为7转10放大器，即标准的运算放大器构成的同相放大器。
考量此放大器的各项指标如下：
1. 增益
G=Ao/(1+AoR/(R+RF))=1+RF/R=10/7=1.43
增益变化因素:
(1) Ao变化：
Ao变化很小时，其引起的G变化约为。由于分母为平方项因而小至不可考。
(2) 电阻相对变化/漂移：
主要由温度和老化造成，R和RF两者的相对温漂和相对老化差异直接体现于G。
设RF/R=B，G=1+B，可将R和RF之间的相对变化视为B的变化，则B的变化引起的G变化为。
B=3/7，G变化为(1+0.3*deltaB)，如果要求G的变化低于1ppm，则0.7deltaB<1e-6，deltaB<1.43e-6, delta<3.33ppm （*此处修正）。
单独计算温度范围为+/-10C时，R和RF的相对TC<0.333ppm/C（*此处修正）。
单独计算R和RF的相对老化小于3.33ppm/年 （*此处修正）。
2. 零点漂移
零点漂移源自运放Vos的温度系数和老化，记为deltaVos，由于放大器存在增益G，因此体现于输出端为G*deltaVos=1.43deltaVos。
如果要求输出10V变化低于1ppm，即10uV，则1.43deltaVos<10uV，即deltaVos<7uV。
单独计算温度范围为+/-10C时，dVos/dT<0.7uV/C。
单独计算Vos的老化小于7uV/年。
3. 噪声
噪声基本来自运放，由于RF和R通常小于100k，两端电压低于10V，因此使用低噪声电阻时其热噪声可以忽略。
运放噪声同样放大G。以低频噪声1uVpp为例，输出端噪声为1.43uVpp。
此电路采用单电源供电，供电电压Vcc为输入电压的2倍左右，即+15V，以保证运放输入端电位位于正负电源中点，避免由于过于偏离中点造成的输入偏流过大和运放内部输入级偏置不良引起的运放性能下降（主要体现于开环增益Ao、频率响应、输入失调电流Ios及其变化、输入失调电压Vos及其变化）。 很不错的分析。
运放影响中，可以加入Ib的影响分析。
另外，可以选几个常见的运放做整体比较/表格。 学习 OP的输出也应该尽可能接近中点电压，这样会更接近计算值。 学习
进一步的分析
如果考虑有限开环增益Ao的影响，+15V单电源供电时，输出端相对中点电位等效输出2.5V，折合为输入误差为2.5/Ao，但由于2.5V的变化很小，因此此输入误差的变化率可以忽略。综上，可将7转10放大器由如下公式描述：
Vo=Vin(1+RF/R)+Vos+N=G*Vin+Z+N=M+Z+N
其中：M为增益项，Z为尾差，N为噪声。
M=Vin(1+RF/R)，其误差及误差的变化由RF/R决定，非理想因素为RF和R的相对TC和相对老化性能。
Z=Vos，主要由运放决定，非理想因素为运放dVos/dT和Vos的老化性能。
N由运放产生，并由放大器放大。
通过分析，为保证+/-10C、1年内1ppm准确度：
(1) 使用理想运放，且电阻无老化变化时，电阻的相对TC<0.333ppm/C（*此处修正）
(2) 使用理想运放，且电阻TC理想trace时，电阻年老化<3.33ppm/C（*此处修正）
(3) 使用理想电阻时，运放dVos/dT<0.7uV/C
(4) 使用理想电阻时，运放Vos年变化<7uV/C
有一点十分值得注意，对电阻的要求远高于运放。而且上述数据仅针对单独一项进行考量，如果4个非理想因素同时存在，这一点将更加明显。并且，即使使用理想运放，同时考虑相对TC和相对老化率，对电阻的要求也将更为苛刻。
0.333ppm/C（*此处修正）的相对TC似乎不难获得。相同批次的1ppm/C的箔电阻即可做到，但除非使用经过厂家确认同批次的新品（这将极高提高成本，而且阻值相同），即使编号相同的2只同阻值新电阻之间也可能存在大于0.5ppm/C的相对TC。采用同一工艺制造的各种孪生电阻似乎可以很轻易做到，即使半导体电阻都可达到0.3ppm/C的相对TC，但这些通常是可欲而不可求的，除了价格因素，数量是最重要的障碍。
至于3.33ppm/年（*此处修正）的相对老化率，根据S102C手册，其单只于70C下2000小时的额定功率（通常为20—50倍正常使用功率）加速老化结果为50ppm，但缺乏外推数据。简单估算其单只正常使用年老化率应不大于3ppm。但老化并非本征特性，而与工艺应力息息相关，因此老化可能具有不同方向。最差情况下，两只电阻的相对年老化率可能达到6ppm。
50元以内的塑料封装的箔电阻很难保证达到所需性能。更好的材料和金属封装可能提供更理想的性能，尤其是相对TC和老化率更可保证，但代价是更高的成本（单只不低于200元），以及为取得确实与成本匹配的性能必须与厂家，至少是相当可靠的代理商的紧密合作（这在缺乏数量时通常难以做到）。
1ppm稳定度对于基准而言不算高指标，如果进一步提高指标，或者考虑运放的作用，即使金属封装的Vishay Z系列箔电阻也可能力不从心。
然而，对于运放指标的要求却非常一般。如果只考虑典型值，0.7uV/C和7uV/年的指标即使8毛的OP07CP都能做到，同时其噪声也著名的小。进一步，如果暂时不考虑噪声，使用chopper，例如8块的ICL7650，可以轻易将此指标提高1—2个量级。
如此悬殊的不均衡性表明，标准同相放大器进行7转10时就其设计指标而言违反了电路设计的基本原则，即规避临界原则（同时也是通用的工程设计原则）。对于电阻的苛刻要求几乎达到极限（与一定的价格相比），但对运放却没有特别的要求。 运放的影响不大，这是对的。所以大部分人做7转10电路时，只用几元钱的拆机运放。
分压电阻的影响是最大的，因此很多人花大价钱购买6年老化才2ppm的202Z（原指标10年2ppm）。
最成功的商业固态基准Fluke732B，里面就是用金封线绕电阻分压。但由于这样的电阻通常具备10ppm/年的老化指标，即便经过挑选，再加上分压弱化，最终只能给出2ppm/年的整体老化指标。而实际上，很多732B根本就达不到，这也足以说明电阻的重要性。如果利用楼主提到的“要求的某一指标应至少高于元件临界指标3倍至半个量级”的规避临界原则，那Fluke是远远没有达到的。
既然单对电阻难以满足要求，因此才有多只电阻进行串并联的统计方法。这不仅在理论上可行，实际测试也被证明。 基准电路设计的最重要的原则之一，就是简单。只有简单，才能可靠，才能影响最终性能的元件减到最小。
基准电路设计的另一重要的原则，是弱化。也就是说，任何一个元件，都应该让其不确定性对最终的结果贡献最小。
标准同相放大器的7转10电路，一方面所用元件非常少，另一方面对运放要求很低，因此是一个很好的设计。另外，这样的设计对其关键元件分压电阻的要求也弱化了，也就是说，当某一个分压电阻变化3ppm，对最终结果的影响被弱化到了1ppm。如果采用统计电阻法，将会更进一步弱化对电阻的要求。正因为此，这种电路及其变形电路，才在当今商品10V固态基准里被广泛应用，例如Fluke 731B/732A/732B，Datron 7001，Guildline 4400/4410，Transmille 3000ZR。 正如楼主分析，即便是202Z也难保证年老化，因此存在溯源要求。如果想要直接使用，必须降额。好在基准是用于校表，对34401年30ppm而言基准老化10ppm/年以内是可以接受的。这里diy的基准起到一个基准传递的作用而已，利用了其已知年稳特性甚至月稳特性，传递真值，降低了溯源的成本。如果要用于校准8ppm的八位半，只需将基准控制在年3个ppm即可，如果想多年不溯源直接校准8位半，恐怕目前没有方法，6位以下是可以满足5年不溯源的。基准即便有再高档的稳定度，想要终生不溯源恐怕也困难，因为元件的各项指标是有条件的。
计算错误修正
电阻的计算有误，已在贴中修正，并突出标示为（*此处修正）。Re:进一步的分析
引用第6楼shichen717于2010-04-1100:50发表的 进一步的分析 :如果考虑有限开环增益Ao的影响，+15V单电源供电时，输出端相对中点电位等效输出2.5V，折合为输入误差为2.5/Ao，但由于2.5V的变化很小，因此此输入误差的变化率可以忽略。
综上，可将7转10放大器由如下公式描述：
Vo=Vin(1+RF/R)+Vos+N=G*Vin+Z+N=M+Z+N
....... images/back.gif
你对于基准工作温度范围的要求不是一般的高：运放、电阻的温度变化范围达到20度。
循何方向化解矛盾
精密电子仪器应保证至少+/-5C（15-30C）的准确度环境温度范围，最佳为+/-10C（10-35C）。而且通常会给出+/-15C（5—40C）内的偏差范围。单独元件基准应保证至少+/-2C的准确度环境温度范围，并给出+/-10C内的偏差范围。
之前分析以+/-5C为准，然而由于此放大器直接暴露于环境温度内进行均温的可能性极小，即一般均有外壳封装，内部形成小环境。虽然内部小环境相对外部环境的最大温差可能很小，例如1—2C，但由于此温度差异是本征因素，即由外壳、PCB、元件摆放形成的热辐射/交换体特性，可控性很低，即很有可能更高，工程设计时应以此温度的3—5倍为准。事实上取+/-10C已经有些苛刻，其对应的环境温度变化还无法达到+/-5C。
以电流源为例，输出功率为10W，输出短路时内部耗散功率>10W，内部甚至必须配置均温风扇，为保证温漂不影响额定的准确度，内部元件温度设计范围甚至至少达到+/-20C，而标称使用温度仍为+/-10C。
言归正传
---------------------------------------------------------------------------------------------------
暂时不考虑噪声。
标准同相放大器公式：
Vo=Vin(1+RF/R)+Vos+N=Vin(1+B)+Vos+N
其中G=1+B
引起增益G=(1+B)变化1ppm的B变化为[(1+B)/B]*1ppm，因此相对G而言，B的变化范围要求会稍适宽泛，宽泛倍率为(1+B)/B=1+1/B。
B越小，宽泛倍率越大，即对电阻的相对稳定度要求越低。
由于输入电压为固定值，即G为固定值，因此B也为固定值，不可变。
然而，为取得10/7的增益，并非只有G=10/7=1.43可以做到，G=1.195*1.195也可。因此2级同相放大器级联可将B由3/7=0.43降低至0.195，宽泛倍率由10/3=3.33增大至6.13，对电阻的要求降为1/2，即对电阻的相对稳定性要求宽泛1倍。
但同时，2级级联将Vos放大为(Vos*1.195+Vos)*1.195=2.62Vos（设两运放具有相同Vos），即对运放要求提高至2.62倍。
这给缓解之前的矛盾提供了方向。
计算证明，级联数越多，对电阻的要求越低，而对运放的要求越高。
由于运放性能提高的裕量可达1个量级，因此可能为降低电阻要求提供足够的空间。
以4级级联为例，B=0.093，对电阻要求的宽泛倍率为11.7（即降低至1/3.51），运放要求提高至4.37Vos（即提高至3.1倍），各项单项参数变化为：
电阻相对TC<1.17ppm/C
电阻相对年老化率11.7ppm
运放dVos/dT<0.23uV/C
运放Vos年变化<2.3uV/C
即使电阻和运放误差权重各取1/2，电阻相对TC仍有0.59ppm/C的单独范围，老化有5.9ppm的单独范围。
而运放距离其可能的极限参数仍很远，并且事实上dVos/dT仍有2.3倍以上裕量，年变化仍有6倍以上裕量（均相对于运放参数最大值）。
因此，运放的误差权重至少可降至1/4，电阻占3/4。
如果级联数增加，不仅金封、塑封箔电阻可以做到，线绕和体电阻均可适用，如果使用前老化充分，甚至质量好的0.1%金属膜电阻也可。
此外，还有一个额外的好处，即调整点（事实证明是重要的漂移源）的变化也受到极大抑制。 有意思。从可靠性角度看级联数也不可太多，并且电阻对数量的增加给筛选增加难度，基准的用量毕竟低，而要求高，如果不筛选成本必然高，筛选的人工投入往往可以挤出来。
我测试过几十个AE二手电阻，温漂分布0.3ppm到3ppm，方向不定，老化没测。这批电阻如果不筛选，只能按3ppm计算，如此10倍的分布要浪费一大批高品质的电阻。
起码也应该保证电阻对的变化方向一致，我测过手头的金属膜电阻的温度系数，同一编带包装，温度系数方向也不一致，温漂绝对值也不大，很多在10ppm以内。但是噪声大。
所以要考虑引入多级放大后，噪声的变化，不光是元件引入的，还有电源引入的。
原来殊途同归
似乎问题得以解决。然而，事实并非如此。
上面计算的结果是针对单一考量一级放大器对电阻的要求，级联后，所有误差累积后，反而造成对电阻要求的提高。
以2级级联为例，B=0.195，级联后的电阻允许相对误差宽泛倍率为(1+2B+B*B)/=3.07，反而比B=0.43时的3.33减小了。
原来殊途同归，如同老大所言，最简单的反而是最好的。问题又回到了起点。
如同积分型ADC的主要矛盾存在于电容，因此纯粹依靠电容变换无法解决问题，反而造成更严重的依赖性。7转10电路中电阻的问题类同。
然而善于思考的工程师将对电容的要求转换为对电阻的要求，引入相对理想电容器而言容易获得的多的理想电阻（虽然还不甚理想，但比电容理想得多），增大了解决矛盾的空间，最终成就了高位多斜积分器，在此之前，电容的漏电一直是高位积分ADC无法跨越的障碍。 这个贴要顶。学习了。 值得仔细研究！
数字反馈成为必然选择
电子管放大器早期，由于电子管增益有限，多数放大器的电压增益实际上就是电子管本身的电压增益。当时尚无反馈理论（那是30年代才趋于成熟的杰作）。可想而知放大器的增益稳定性。反馈理论受誉为20世纪最重要的科学成就之一。其精华在于1/1000000=0，因而只要开环增益远大于闭环增益，由开环增益变化造成的闭环增益误差可以忽略，系统误差由反馈系数决定（在运放的同相放大器中，通常认为增益为1的缓冲器不产生增益误差）。
反馈在7转10电路中已得到应用，然而现在的问题成为闭环增益（反馈系数）自身的误差无法消除。
借助反馈思想，如果将原有的闭环增益视为开环增益的一部分，再次添加反馈回路，则电路的增益将取决于新添加的反馈系数，原有闭环增益的变化（很微弱）造成的增益误差可进一步减少（对于原有闭环使用的优质元件，降低3—10倍即已满足要求）。
鉴于7转10电路的需求，添加的反馈结构必须具备以下特点：
1. 不受温度影响。
2. 不受时间影响。
分析如下：
1. 采用完全不受温度影响的元件的可能性很低，如果存在这样的元件，即可不用添加新的反馈。
2. 基于同样的理由，使用无老化的元件也是一种奢求。
因此，必须采用短期内不受温度和老化影响，而长期又不影响增益稳定性的结构：
1. 对温度而言，采用比例消除结构。
2. 对老化而言，采用有时限的短期高稳定度结构。
然而，由于温度漂移和老化均为长时间效应，这样的要求必然涉及时序，即在有效时限内达成稳定，由于模拟电路固有的时间无关性而几乎不可实现，即模拟电路欲达成反馈所需的比较结构自身必然涉及温度和老化问题。
时序电路，包含MCU（可编程的高级时序电路）在内，对于时序的处理得心应手。
数字反馈成为必然选择。
图中为一个典型的数字反馈方式。
使用一个2.5V高位集成ADC和一个便宜的12位DAC，二者的基准为廉价的TL431，一个普通的电阻分压器，而保证一切指标的元件为采样开关。
此架构所需DAC位于反馈前向通路中，因此只需能够产生足够细分的电压步进，并且不产生过分的额外噪声，而对其误差、温度稳定度和长期稳定性无特殊要求。这是任何DAC及其基准源均可达到的性能。使用更好的DAC基准可避免由于DAC输出电压变化造成的反馈电路引发DAC频繁调整自身产生的噪声，事实上TL431足够。
电阻分压器的分压比例必然产生不可避免的温漂和老化，但只需在完成对7V和10V的各一次采样的完整采样周期内保持稳定，这取决于采样周期的时间长度。采样周期<10s时，鉴于温漂和老化的长时间性，由于采样开关设定的时限，可预见其分压比例变化几乎可以忽略（远低于任何箔电阻构成的分压器的温度和长时间老化误差）。对于7V和10V的采样通过同一电阻分压器，则电阻分压器分压比例对于7V和10V比例的影响可基本消除。（无法完全消除的原因在于MCU整型数计算误差）。
采样开关引入的误差和漂移可通过提高RS1和RS2的电阻值减小至不可考。事实上通用模拟开关的通道Ron一致性很好，而其500ppm/C的漂移和可预见的老化变化由于其自身阻值很小（<100欧）而消除。
对ADC的要求相对较高，其必须具有良好的线性度，足够高的有效分辨率，但对采样速率、温度稳定性和长期稳定性无特殊要求，因此基准采用TL431足够。完整采样周期内可预期的TL431的变化几乎可以忽略。当然，也可使用更好的基准，但成本效率会相对降低。
对7V和10V的采样结果进入MCU，由MCU判别比例是否变化（计算误差在所难免），并对DAC步进微调。
系统增益稳定性决定于ADC的有效分辨率和线性度（事实上由于实际电压动态很小，对线性度的要求可以降低）和MCU的计算误差。此时原有闭环内的3/7电阻对只需要求低噪声，其温度和长期稳定性的要求大为减少。
RF、R和RA仍然至少要用优质金属膜电阻，以避免过分和频繁的增益变化引起对ADC线性度要求的提高，以及频繁的DAC动作引入的噪声，并避免电阻自身引入噪声。
RS1和RS2也需使用低噪声电阻，以避免噪声引起的DAC频繁动作。
但由于无需配对筛选，各种成本大幅下降。
系统增益调整通过改变设定于MCU内部的比例系数达成，由于固化于MCU内部而不受任何因素影响（除非flash失效）。
系统噪声由U和RF、R、RA和DAC的动作频繁程度决定。 学习
Re:数字反馈成为必然选择
引用第17楼shichen717于2010-04-1217:24发表的 数字反馈成为必然选择 :电子管放大器早期，由于电子管增益有限，多数放大器的电压增益实际上就是电子管本身的电压增益。当时尚无反馈理论（那是30年代才趋于成熟的杰作）。可想而知放大器的增益稳定性。
反馈理论受誉为20世纪最重要的科学成就之一。其精华在于1/1000000=0，因而只要开环增益远大于闭环增益，由开环增益变化造成的闭环增益误差可以忽略，系统误差由反馈系数决定（在运放的同相放大器中，通常认为增益为1的缓冲器不产生增益误差）。
反馈在7转10电路中已得到应用，然而现在的问题成为闭环增益（反馈系数）自身的误差无法消除。
....... images/back.gif
好思路。好像能达到PWM法相近的性能
回 17楼(shichen717) 的帖子
采样部分虽然是降低了温漂和老化要求，但是对采样分辨率要求提高了，估计比买电阻还难。回 17楼(shichen717) 的帖子
调整部分，如果想用12位的DAC，将输出调整到1ppm，则RA=（2.5/7）×244×7R=610R，设R=3K，RA=1.8M，这么大的阻值，噪声小也不容易啊，dac位数是降低了，但是电阻噪声却是放大输出了。另外请教低噪声是否意味着老化小呢？怎样买低噪声价格低的电阻，给个型号，温漂不管。
对ADC的要求
1. 电阻的噪声取决于流过电阻的电流，RA两端压降很小，因此电流更小，其噪声可以忽略。2. 噪声是材料特性，老化是工艺特性，因此没有必然联系，市场上的价格联系在于二者都是判别好电阻的标志，因此低噪声电阻不一定老化好。
可参考国产RJ系列0.1%金属膜电阻参数，40.00—60.00/100只（老客户价格，依据电阻值浮动）。
3. 电阻噪声为白噪声，高频率段可有效滤除。
--------------------------------------------------------------------------------------------------------
对于ADC的要求基于以下几点考察：
1. 线性度
通常ADC的线性度可用有效输入电压范围内不同输入电压下转换值与真值的误差表示，此误差在使用温度范围内和长时间内均为定值。
由于ADC的采样电压只局限于对应7V和10V的两点附近（非常附近），只需此两点附近线性度保持相对稳定即可，因此，对常规意义线性度的要求很低，况且即使便宜的高位ADC也会提供相当高的线性度。
2. 转换速率
转换速率关系到对噪声，尤其是工频噪声的抑制能力。低于50sps的采样率会取得更好的抑制效果。同时低采样率将造成低实时性。但对于温度（秒级纯滞后，简单的保温可达到10秒级纯滞后）和老化（以24h为单位的缓慢变化），即使最慢的采样率（3sps）也不会影响有效实时性。
如果在保证实时性时进行多次采样平均，还可提高噪声抑制能力，并将ADC有效分辨率提高1位。
3. 有效分辨率
为探测到到1ppm的采样电压变化，针对7V和10V的采样结果必须具有至少1e-6的有效分辨率。图中针对10V的采样分压后约为2.5V，即Vref满幅，对应2^n-1，针对7V分压后响应为int，此二者均应具备1e-6的有效分辨率，即：
2^n-1>1e6
int>1e6
显见后者决定n，n>=21时满足要求且具有1.43倍裕量。
为探测到1ppm的采样电压比例变化，二次采样的比例必须具有至少1e-6的有效分辨率，这由ADC转换结果为整型数所要求。进入MCU后，计算公式为D(2^n-1)/{int}，其中D为大于int的1eN（N为整数），以确保整型数运算误差不影响精度。
由于最终输出电压设定为稳定性1e-6，因此此时需考察10V和7V分别变化1ppm时此比例结果变化的分辨率是否达到1e-6，即：
1/m<1e-6 （10V变化1ppm）
m/(m^2+m)<1e-6 （7V变化1ppm）
其中m=int。
计算结果n=21时刚好满足要求，为避免临界效应，取n>=22，具有2倍裕量。
4. 运放1/f噪声的影响
产生10V的运放具有1/f噪声，频率极低，幅度很高，无法通过多次采样平均的方法有效滤除。然而高位集成ADC均为sigma-delta结构，其输入端为chopper采样，并将1/f噪声量化到高频率后通过内部数字滤波器滤除，因此运放的1/f噪声对ADC转换结果的影响可基本忽略。
真正对ADC的要求体现在22位有效分辨率。
廉价集成高位ADC对应最低采样率的最高Noise-RMS有效分辨率为19—21位，通过多次采样平均去除噪声可将Noise-RMS有效分辨率提高1—2位（极限）。
但此处的要求为Noise-Vpp有效分辨率，否则会导致DAC频繁动作引起的输出端噪声。
Noise-Vpp通常为Noise-RMS的4—6倍左右，即Noise-Vpp有效分辨率低于Noise-RMS有效分辨率2—3位，因此，Noise-RMS有效分辨率需达到24位。即使通过平均方法，也需至少达到22位。
目前可达到此指标的24位ADC较少，AD7193在4.7sps（对于本应用足够高的采样率）时可达到22.1位Noise-Vpp有效分辨率，美元报价$6.30，折合为人民币不低于70元。类似型号价格相仿，约在70—120元范围内（新品），相对多个新的金属箔还是便宜得多。
同时为保证ADC发挥应有的性能，ADC的基准进入ADC后也需具有极低噪声，由于基准输入端同样为chopper输入，其低频噪声可以忽略，高频噪声可通过高阶滤波有效去除，高阶滤波器中运放dVos/dT造成的误差可通过本应用原理保证有效去除。 好注意，但是ADC的线性在7V和10V点上做下标定，应该会更好。
ENOB在22以上的ADC还是不少的，况且还可以用作平均值的办法分辨率。
电压微调的办法和2路PWM调制是同样的原理，有条件可以测试一下，
不过模拟数字电路是不是应该隔离一下，防止数字干扰。 应该用高转换速率取平均值来抑制采样通道的噪声，但同时低采样速率对表来说是好事，对源进行反馈控制就是坏事了。结果就是大温度范围内比1ppm温漂电阻反馈要好，小温度范围内不如采用1ppm温漂的电阻，电阻如果加恒温控制，大温度范围恐怕就不好说了。一直不知道电阻的老化规律，所以对老化不敢分析。估计如果想不标定长期使用，楼主的方法更可靠，只是性能大打折扣，毕竟22位只是取得1ppm的效果，而且很可能有个低频波动，波幅是对反馈通道一个检验。对源来说尚待提高。如果用22位有效分辨率的adc，是否就可以做超低温漂低老化的6 3/4位万用表了，感觉意义更大 还有个问题，就是ADC的0点漂移是否需要考虑，加一个自校零。毕竟每漂移1ppm/满量程，对输出电压的影响将达到0.43ppm。总的来说用表来校正源性能不会比表更高。
回 26楼(langyan) 的帖子
需要自校零，不过多数集成ADC内部都有自校准命令，包含零点校正，所需的是接地点的正确选取。 ADC部分的精度和稳定性的确是这个系统中最关键的东西了，参见下面Linear的文章“A Standards Lab Grade 20-Bit DAC with 0.1ppm/°C Drift 用ADC做7转10想法不错，但也有其难点。
这种方法，以前我很推崇，多次写贴子，给朋友推荐。但那是我还没有3458A的时候，是只看表面指标。
后来我进了3458A，一直利用其高达0.1ppm的线性做转移、做对比、做标定，但仅仅是使用而已。要想做成3458A的这一指标的ADC，多少人努力了几十年，结果呢？
至于目前常见的sigma-delta ADC，最大的问题就是线性不好。所谓线性不好，一方面是说，输入-输出的关系曲线不是直线。另一方面，更重要的是，这曲线的形状会随温度、随时间而变化，因此，不能得到一个非常规意义的、在7V和10V两个局点上的良好不变的比例。
反过来看，如果这曲线的形状真是固定的，那么难道厂家会不知道？难道他们不能一劳永逸的把这个形状测试一次，进行固化并修正？
AN86里面提到了形状改进问题，仅仅是把2ppm的非线性改正到1ppm，很有限。
总的看，最复杂但性能最好的7转10当属PWM，最简单的就是电阻分压/升压。ADC法也很复杂，性能待定。 关键就是在7V和10V上的线性变化，ADS1281不是说线形很好的吗？关键是手册上说的不错，
实测就是不行呀。
页:
[1]