一种改进的超低压电压基准源设计
摘要：本文利用NMOS管与PMOS管栅源电压的温度特性及衬底偏置效应，设计了一种带曲率补偿输出电压约为233mV的电压基准源。该电路结构简单，电源抑制特性较好，并与传统带隙基准电压的温度特性相似。利用0.5-CMOS工艺对电路进行仿真，仿真结果表明：电源电压为1V时，在-40℃至125℃温度范围内，基准源的温度系数约为11ppm/℃；在100Hz和10MHz时电源抑制比分别为-58.6dB和-40dB。关键词：电压基准 衬底电压 阈值电压 曲率补偿
1 概述
在便携式设备广泛使用的今天，低电源电压和低功耗已经成为模拟电路设计的主要主题之一。其中电压基准源是模拟电路设计中的关键模块，应用广泛。它一般要求低电源电压敏感性，低温度漂移特性。传统的基准源电路都是基于带隙基准，利用标准CMOS工艺中的垂直PNP管，但输出电压一般为1.2V左右。随着电路工作电压的继续下降，基准源的输出电压也需要下降。作为可供选择的另一种方案，可以利用阈值电压的不同温度特性产生电压基准。利用有选择的沟道注入，不同浓度的栅注入引入功函数之差。但以上均不适用于标准的CMOS工艺。文献提出了一种新的设计思路，利用NMOS管ΔVGS的负温度系数乘上权重与PMOS管的ΔVGS的负温度系数相减后得到与温度无关的基准电压，但MOS管阈值电压温度特性具有较大非线性，故该基准输出电压的温度系数一般大于30ppm/ ℃，只属于一阶温度补偿技术。因此本文利用衬底电压偏置效应，来减小阈值电压的非线性，改善电压基准源的温度特性，达到二阶曲率温度补偿，满足高精度电路的要求。
2 改进的基准电路
2.1 核心电路工作原理
图1为改进的基准产生电路，M5-M6，R1及两个PNP晶体管Q1、Q2产生与绝对温度成正比的（PTAT）电流;M9和R2为M11提供可变的衬底偏压来消除阈值电压的非线性;M11与M12 提供ΔVGS之间的差值产生基准电压;R3和R4为栅源电压的比较提供权重。M10为其提供偏置电流。基准电压的表达式为：
2.2 低压运放电路
为了产生PTAT电流，传统的自偏置结果不能适用于低压的情况。因此采用了NMOS差分对输入的低压运放，电源电压为1V。电路结构如图2所示：M24-M26为偏置电路，M21-M33为折叠式运放，VN，VP为运放的两个输入端，OUT1为运放的输出，C1进行环路补偿，调节偏置管M25及图1中M5和M6管。
2.3 启动电路
为了避免零电流状态加入了M16-M20的启动电路。工作原理为：当PTAT电流源电流为零时，VN端为低电平，M16与M17构成的反相器输出高电平，M19和M20处于线性区，M15 导通向图2运放的偏置管提供电流。当PTAT电流源正常工作后，VN使M17 导通，关断M19，M20和M15从而不影响主电路的正常工作。具体电路图如图3所示：
3 仿真结果
3.1 温度特性的仿真
采用0.5CMOS工艺对电路的温度特性、启动特性和电压抑制比进行了仿真分析。图4为温度特性仿真曲线，仿真扫描温度范围为-40℃—125℃。其温度变化幅度约为0.42mV，温度系数约为11ppm/ ℃。由于μn与μp的温度系数略有不同，使得最后的基准电压还是与温度有关。相比,本文实现了温度的二阶补偿。
图5为节点L9（见图1）的电压波形，从结果可以看到电压近似为负温度系数。因此利用它的这一性质在中实现了一阶温度补偿。也证实了在2.1节的分析中，可以用于产生线形特性的电压VBE。
3.2 启动电路的仿真
图6为基准电路的启动波形，随着电源电压的身高，基准电压的输出在大约200us后达到稳定值。启动电路能正常工作。
3.3 电源抑制比的仿真
图7为电源抑制比波形。仿真激励为在室温下，在直流电源上叠加一个1V的交流信号。测量基准源输出的变化，可以看到在100Hz和10MHz时，电源抑制比分别为-58.6dB和-40dB。对比文献中数据，得到了改善。原因是当电源电压波动时，M11管的衬底电位会跟随变化。该特性满足开关电源和LDO应用要求。
4 结论
本文利用NMOS管与PMOS管栅源电压的温度特性及衬底偏置效应，设计了一种带曲率补偿输出电压约为233mv的电压基准源。首先详细分析本文所采用的曲率补偿原理，然后设计基准核心模块、低压运放和启动电路，最后给出了电路性能仿真结果。该电路结构简单，电源抑制特性较好，与传统带隙基准电压的温度特性相似。利用0.5-CMOS工艺对电路进行仿真，仿真结果表明：该电路实现了温度的二阶补偿，并具有较高的电源抑制比；电源电压为1V时，在-40℃至125℃温度范围内，基准源的温度系数约为11ppm/℃；在100Hz和10MHz时电源抑制比分别为-58.6 dB和-40dB。
参考文献
H. Banba, H. Shiga, A. Umezawa, T. Tanzawa, S. Atsumi and K. Sakui, “A CMOS Bandgap Reference Circuit with sub 1-V Operation,” IEEE Journal of Solid-State Circuits, vol.34, pp. 670-674, May 1999
H. Tanaka, Y. Nakagome, J. Etoh,, E. Yamasaki, M. Aoki, and K. Miyazawa, “Sub-1-μA dynamic reference voltage generator for battery-operated DRAMs,” IEEE J. Solid-state Circuits, vol. 29, pp, 448-453, Apr.1994.
H.J. Oguey and B. Gerber, “MOS voltage reference based on polysilicon gate work function difference,”IEEE J. Solid-state Circuits, vol. SC-15, pp, 264-269, June.1980.
K.N. Leung and P.K.T. Mok, “A CMOS Voltage Reference Based on Weighted ΔVGS for CMOS Low-Dropout Linear Regulators.” IEEE Journal of Solid-State Circuits, vol.38, pp. 146-150, Jan 2003
毕查德.拉扎维. 模拟CMOS集成电路设计 西安：西安交通大学出版社， 2003；309-320
S. M. Sze, Physics of Semiconductor Devices, Wiley, New York, 1981，433-453
Yeong-Tsair Lin, “A Low Voltage CMOS Bandgap Reference.” IEEE-NEWCAS Conference, 2005, 227 - 230
A. Cabrini, “A 1V, 26 Extended Temperature Range Band-gap Reference in 130-nm CMOS Technology.” Solid-state Circuits Conference, Proceedings of the 31st European, 2005, 503 - 506
注：“本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文” 本论坛最古老的帖子顶上来,庆祝一下看完了全部帖子.学习... {:142_382:}{:142_382:}{:142_364:}{:142_364:}
页:
[1]